Bei den aktuellen Fertigungsprozessen wird das Problem sogar eher mehr als weniger. Immer kleinere Strukturen lassen sich nicht magisch präziser produzieren
Okay war neugierig. Der “Yield” und der “parametric yield” sind die Begriffe über die wir hier reden und die sind Industriegeheimnisse. Ist also ein “trust me bro” von TSMC. Weiß nicht ob ich da zu 100% blind darauf vertrauen würde.
Parametric yield ist eigentlich was anderes. Das hier relevante ist “binning”, was den Prozess beschreibt, fehlerhafte aber teilweise funktionsfähige Chips zu sortieren (gibt’s genauso bei LEDs, eigentlich alle Halbleiter).
Yield ist im Endeffekt, wie viele funktionsfähige Chips pro Wafer erwartbar sind. Das bedeutet aber nicht, dass jeder funktionsfähige Chip die Reinheit liefert, um daraus einen high end Chip zu machen. Selbst bei “gleichen” CPUs hat man z.b. unterschiedliche maximalenÜbertaktungsfrequenzen, weil nicht jeder Chip gleich ist.
Und die aktuelle EUV Lithographie ist sowieso Magie, da glaube ich nicht, dass damit im Vergleich zu früher auf einmal mit 100% yield absolut fehlerfreie Strukturen hergestellt werden können (wenn schon Quanten Tunneleffekte beim Chipdesign die limitierende Größe ist)
Ich zweifle nicht daran dass es schwierig ist, ich bin skeptisch ob - im Zuge des Profitinteresse eines Unternehmens - ein Teil der Chips über die Notwendigkeit hinaus “gedrosselt” werden und damit künstlich die Leistungsfähigkeit eingeschränkt wird.
Das ist wahrscheinlich kein riesiges Problem, aber wäre ein sehr schönes Beispiel für Interessenskonflikte.
Die einzigen Daten die mich überzeugen können, so sehr ich deine Expertise zu schätzen weiß, sind geheim.
Bei den aktuellen Fertigungsprozessen wird das Problem sogar eher mehr als weniger. Immer kleinere Strukturen lassen sich nicht magisch präziser produzieren
Okay war neugierig. Der “Yield” und der “parametric yield” sind die Begriffe über die wir hier reden und die sind Industriegeheimnisse. Ist also ein “trust me bro” von TSMC. Weiß nicht ob ich da zu 100% blind darauf vertrauen würde.
Parametric yield ist eigentlich was anderes. Das hier relevante ist “binning”, was den Prozess beschreibt, fehlerhafte aber teilweise funktionsfähige Chips zu sortieren (gibt’s genauso bei LEDs, eigentlich alle Halbleiter). Yield ist im Endeffekt, wie viele funktionsfähige Chips pro Wafer erwartbar sind. Das bedeutet aber nicht, dass jeder funktionsfähige Chip die Reinheit liefert, um daraus einen high end Chip zu machen. Selbst bei “gleichen” CPUs hat man z.b. unterschiedliche maximalenÜbertaktungsfrequenzen, weil nicht jeder Chip gleich ist.
Und die aktuelle EUV Lithographie ist sowieso Magie, da glaube ich nicht, dass damit im Vergleich zu früher auf einmal mit 100% yield absolut fehlerfreie Strukturen hergestellt werden können (wenn schon Quanten Tunneleffekte beim Chipdesign die limitierende Größe ist)
Ich zweifle nicht daran dass es schwierig ist, ich bin skeptisch ob - im Zuge des Profitinteresse eines Unternehmens - ein Teil der Chips über die Notwendigkeit hinaus “gedrosselt” werden und damit künstlich die Leistungsfähigkeit eingeschränkt wird. Das ist wahrscheinlich kein riesiges Problem, aber wäre ein sehr schönes Beispiel für Interessenskonflikte.
Die einzigen Daten die mich überzeugen können, so sehr ich deine Expertise zu schätzen weiß, sind geheim.